PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-327158

(43) Date of publication of application: 08.12.1998

(51)Int.CI.

H04L 12/28

H04L 7/02

H04Q 3/00

(21)Application number: 09-

(71)Applicant: OKI ELECTRIC IND

133349

CO LTD

(22)Date of filing:

23.05.1997 (72) Inventor: OWADA SATORU

(54) CLOCK REPRODUCING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To perform reproduction without being affected by jitter by performing switching and control to a rate of read clock based on a data amount stored in a storage means and controlling constant the average rate of transmission data to be read out of the storage means.

SOLUTION: When transmission rate is temporarily decelerated by the fluctuation of transmission speed and the decrease of data amount stored in a reception buffer 1 is confirmed, a read clock switching means 2 selects a read clock sufficiently



decelerated rather than its change rate. When the transmission rate is temporarily accelerated by the fluctuation of transmission rate and the increase of data amount stored in the buffer 1 is confirmed, on the other hand, the switching circuit 2 selects a read clock sufficiently accelerated rather than its change rate. This switching control is performed in a cycle shorter than the extraction cycle of timing signal due to a program clock reproducing circuit 3. Thus, the transmission rate of transmission data to be read by the reproducing circuit 3 is averaged and these data are inputted to the reproducing circuit 3 at

almost fixed rate.

LEGAL STATUS

[Date of request for examination]

22.02.2000

[Date of sending the examiner's

03.09.2002

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-327158

(43)公開日 平成10年(1998)12月8日

| (51) Int.Cl.6 | | 識別記号 | FΙ | | | | |
|---------------|-------|------|------|-------|---|---|--|
| H04L | 12/28 | | H04L | 11/20 | | E | |
| | 7/02 | | H04Q | 3/00 | | | |
| H 0 4 Q | 3/00 | • | H04L | 7/02 | · | Z | |
| | | | | | | | |


| | | 家商查審 | 未請求 請求項の数3 OL (全 8 頁) | | | |
|----------|-----------------|---------|--------------------------------------------------------------|--|--|--|
| (21)出願番号 | 特願平9-133349 | (71)出願人 | 000000295 沖電気工業株式会社 | | | |
| (22)出願日 | 平成9年(1997)5月23日 | (72)発明者 | 東京都港区虎ノ門1丁目7番12号 大和田 哲 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 | | | |
| | | (74)代理人 | 弁理士 工 宜幸 | | | |
| | | | | | | |
| | | | | | | |

(54) 【発明の名称】 クロック再生装置

(57)【要約】

【課題】 受信された伝送データから直接プログラムクロックを再生すると、ジッタの影響が重畳するのを避け得ない。

【解決手段】 伝送路を介して受信された伝送データを、一時蓄積し、所定の読出クロックにて読み出す伝送データ記憶手段と、伝送データ記憶手段に記憶されている伝送データのデータ量を監視し、当該データ量に基づいて予め用意している複数種類の読出クロックのうちいずれか一つを選択して出力する読出クロック切換手段と、読出クロック切換手段より与えられる読出クロックに基づいて、伝送データ記憶手段より伝送データを読み出し、当該伝送データからプログラムデータのクロックを再生するプログラムクロック再生手段とを設けるようにする。



【特許請求の範囲】

【請求項1】 上位階層のプログラムデータのクロック とは、何らの関係を有しない送信クロックで伝送される 伝送データより、上記プログラムデータのクロックを再 生するクロック再生装置において、

伝送路を介して受信された上記伝送データを、一時蓄積 し、所定の読出クロックにて読み出す伝送データ記憶手 段と、

上記伝送データ記憶手段に記憶されている上記伝送デー タのデータ量を監視し、当該データ量に基づいて予め用 10 意している複数種類の読出クロックのうちいずれか―つ を選択し出力する読出クロック切換手段と

上記読出クロック切換手段より与えられる読出クロック に基づいて、上記伝送データ記憶手段より伝送データを 読み出し、当該伝送データからプログラムデータのクロ ックを再生するプログラムクロック再生手段とを備える ことを特徴とするクロック再生装置。

【請求項2】 請求項1における上記読出クロック切換 手段は、

上記伝送データ記憶手段に記憶されている上記伝送デー 20 タのデータ量を監視するデータ量監視部と、

当該データ量監視部の制御に基づいて発生する発振周波 数を、発生し得る複数種類の発振周波数のうちいずれか に選択的に切り換える発振回路とを有することを特徴と するクロック再生装置。

【請求項3】 請求項1における上記読出クロック切換 . 手段は、

上記伝送データ記憶手段に記憶されている上記伝送デー タのデータ量を監視するデータ量監視部と、

固有の周波数で発振する固有周波数発振回路と、

上記固有周波数発振回路において発生された発振出力を 分周し、上記固有周波数に比して高周波の第1の分周出 力を生成する1又は複数の第1の分周手段と、

上記固有周波数発振回路において発生された発振出力を 分周し、上記固有周波数に比して低周波の第2の分周出 力を生成する1又は複数の第2の分周手段と、

上記第1及び第2の分周手段の各出力を入力し、上記デ ータ量監視部の制御に基づいて、上記各出力のうちいず れか一つを選択的に出力する選択手段とを有することを 特徴とするクロック再生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はクロック再生装置に 関し、例えば、伝送路を介して受信された伝送データか らプログラムクロックを再生し、当該クロックを用いて プログラムデータを処理する端末装置に用いて好適なも のである。

[0002]

【従来の技術】今日、各種メディアを統合するネットワ

積極的に進められている。かかるネットワークシステム においては、処理速度を異にする各種メディアデータ (以下、プログラムデータという。) を同一伝送路上で 伝送することになるが、各メディアに要求される処理速 度と伝送速度との間には、何らの関係がない場合もあ る。

【0003】とのような場合に、受信装置側において適 切な処理速度でプログラムデータを処理できるようにす るためには、各プログラムデータの処理に適したクロッ ク(以下、プログラムクロックという。)を何らかの方 法で伝送し、受信側において再生できる仕組みが必要と なる。そこで、送信装置側でプログラムデータ中にタイ・ ミング信号を挿入し、これを受信装置側で抽出すること により必要とされるプログラムクロックを再生する方式 が採られている。

【0004】図2に、この方式の概念図を示す。なお、 かかる方式では、図3に示す構成のPLL (Phase Lock ed Loop) 発振回路が用いられ、発振出力の位相をタイ ミング信号の位相に一致させることにより、当該プログ ラムデータの処理に必要なプログラムクロックを再生す る構成が採られている。

[0005]

【発明が解決しようとする課題】ところが、伝送路上に は伝送遅延等が存在し、その影響により伝送データにジ ッタが重畳するのを避け得ない。このため、かかるジッ タが重畳した伝送データからプログラムデータ用のタイ ミング信号を直接抽出し、これをそのままPLL発振回 路に入力すると、当該タイミング信号の時間変動の影響 により、再生されるプログラムクロックの精度が劣化す 30 るおそれがある。

【0006】そこで、PLL発振回路を構成するローバ スフィルタの時定数を大きくし、かかる影響を少なくす ることが考えられるが、時定数を大きくすると、回路が 複雑化し、クロック再生開始時間も長期化される等、別 の問題が生じてしまう。

[0007]

【課題を解決するための手段】本発明は、かかる課題を 解決するため、上位階層のプログラムデータのクロック とは、何らの関係を有しない送信クロックで伝送される 40 伝送データより、プログラムデータのクロックを再生す るクロック再生装置において、以下の手段を設けるよう にする。

【0008】すなわち、(1) 伝送路を介して受信された 上記伝送データを、一時蓄積し、所定の読出クロックに て読み出す伝送データ記憶手段と、(2) 伝送データ記憶 手段に記憶されている伝送データのデータ量を監視し、 当該データ量に基づいて予め用意している複数種類の読 出クロックのうちいずれか一つを選択し出力する読出ク ロック切換手段と、(3) 読出クロック切換手段より与え ークシステムの実現が望まれており、関連技術の開発が 50 られる読出クロックに基づいて、伝送データ記憶手段よ

り伝送データを読み出し、当該伝送データからプログラ ムデータのクロックを再生するプログラムクロック再生 手段とを設けるようにする。

【0009】本発明におけるクロック再生装置では、伝 送データ記憶手段に記憶されているデータ量として速度 の遅い読出クロックを選択し、記憶されているデータ量 が多くなった場合には速度の速い読出クロックを選択 し、伝送データ記憶手段に記憶されているデータ量が平 均値からはずれないようにする。との結果、読み出され る伝送データの平均速度(検出対象である長周期のプロ 10 してバッファ残量を増加させ、バッファ残量が平均値に グラムクロックから見た平均速度)は、ジッタの影響を 無視し得る一定速度となる。これにより、PLL回路を 用いない簡易な構成でありながら、ジッタの影響を含ま ないでプログラムクロックを再生できる。

[0010]

【発明の実施の形態】

(A) 第1の実施形態

図1に、本発明に係るクロック再生装置の基本構成とな る第1の実施形態を示す。このクロック再生装置は、伝 送路で生じた伝送速度の変動(ジッタ)を、バッファ手 20 段と適当な読出クロックを用いて吸収し、時間変動のな い伝送データから高精度のプログラムクロックを再生す るものである。

【0011】とのクロック再生装置は、受信バッファ1 と、読出クロック切換回路2と、プログラムクロック再 生回路3の3つの回路からなる。

【0012】ととで、受信バッファ1は、伝送路より受 信された伝送データを一時蓄えるのに用いるメモリ回路 であり、後述する読出クロックに基づいて蓄積データを 読み出す構成となっている。

【0013】読出クロック切換回路2は、受信バッファ 2のバッファ残量を一定時間ごとに監視し、そのバッフ ァ残量に基づいて、予め用意されている複数種類の読出 クロックの中から適切な読出クロックを一つ選択し出力 する回路である。との読出クロック切換回路2は、出力 される読出クロックの平均速度が、本来の伝送速度と同 じになるように十分短い周期で読出クロックの切り換え を実行するようになっている。

【0014】なお、この制御を実現するため、読出クロ ックとしては、伝送路の伝送速度の変化よりも十分早く 変化し得る周波数又は十分遅く変化し得る少なくとも2 種類のクロックを用意するものとする。

【0015】また、読出クロックの切換による変動が後 段のプログラムクロック再生回路3に影響を与えないよ うに、この読出クロック切換回路2は、プログラムクロ ック再生回路3によるタイミング信号の抽出周期よりも 十分短い周期で、当該メモリ残量を検出し、必要な読出 クロックの切換を実行するものとする。

【0016】プログラムクロック再生回路3は、読出ク ロック切換回路2から与えられる読出クロックに基づい

て、受信バッファ1に蓄積されている伝送データを読み 出し、その読み出された伝送データからタイミング信号 を抽出し、プログラムクロックを再生する回路である。 【0017】次に、かかる構成を有するクロック再生装 置の動作例を説明する。

【0018】まず、伝送速度の変動により一時的に伝送 速度が低下し、受信バッファ2に蓄積されているデータ 量が減少したことが確認されたとき、読出クロック切換 回路2は、その変化率より十分遅い読出クロックを選択 戻るように制御する。 . .

【0019】 これに対して、伝送速度の変動により一時 的に伝送速度が上昇し、受信バッファ2に蓄積されてい るデータ量が増加したことが確認されたとき、読出クロ ック切換回路2は、その変化率より十分早い読出クロッ クを選択してバッファ残量を減少させ、バッファ残量が 平均値に戻るように制御する。

【0020】この切換え制御に必要なバッファ残量の検 出は、前述したように、プログラムクロック再生回路3 によるタイミング信号の抽出周期よりも十分短い周期で 行われ、その読出クロックの切換も同様に実行される。 これにより、プログラムクロック再生回路3に読み出さ れる伝送データの伝送速度は平均化し、ほぼ一定速度で プログラムクロック再生回路3に入力されることにな

【0021】従って、プログラムクロック再生回路3で は、伝送路上での変動の影響を受けることなく、精度の: 高いプログラムクロックが再生されることになる。

【0022】なお、上述の説明においては、本実施形態 30 のクロック再生回路において主要回路である読出クロッ ク切換回路2の具体的な内部構成については言及しなか ったが、この読出クロック切換回路2の具体的な構成例 を、次の第2及び第3の実施形態において説明する。 【0023】以下、複数種類の周波数の読出クロックを 選択的に発生できる発振器を用いる場合の例を第2の実 施形態において説明し、発生される周波数が固定である 発振器を用いる場合の例を第3の実施形態において説明 する。

【0024】(B)第2の実施形態

図4に、第2の実施形態に係るクロック再生回路の構成 を示す。なお、図4には、図1との対応、同一部分に対 応、同一符号を付している。従って、読出クロック切換 回路2'の構成を除く他の構成は、第1の実施形態の場 合と同様である。

【0025】この実施形態に係る読出クロック切換回路 2'は、バッファ残量監視回路4と発振器5からなる。 【0026】バッファ残量監視回路4は、所定周期で受 信バッファ1のバッファ残量を検出する回路であり、検 出結果に基づいて発振器5 に発振周波数の切換を指示す る手段である。

【0027】なお、このパッファ残量監視回路4におけ るバッファ残量検出周期は、伝送データに挿入されてい るプログラムクロック再生用のタイミング信号の周期よ りも十分短い周期に設定されている。

【0028】このパッファ残量監視回路4は、バッファ 残量が少ない場合、発振器5の周波数を下げ、バッファ 残量が大きい場合、発振器5の周波数を上げるよう制御 を行う。

【0029】発振器5は、発生周波数をバッファ残量監 視回路4の制御に基づいて変更し得る機能を備えた発振 10 器であり、この例の場合、3種類の周波数を選択的に発 `生し得るようになっている。ここでは、3種類の周波数 として、ジッタを含まない本来の伝送速度と同一の周波 数fave、伝送路上で発生する伝送速度の変化率より十 分高い周波数 fh (> fav)と、伝送路上で発生する伝 送速度の変化率より十分低い周波数fl(<fav)との 3つを用いる。

【0030】次に、以上の構成を有するクロック再生回 路によるクロック再生動作を説明する。ここでは、伝送 路から受信された伝送データが受信バッファ1に蓄積さ 20 れた後の状態から説明する。

【0031】まず、伝送路の伝送速度が、一時的に遅く なった場合について説明する。なお、直前までは、正常 速度で伝送されており、発振器5からは本来の周波数f avが出力されているものとする。

【0032】とのとき、受信バッファ1に対する書き込 みよりも読み出し速度の方が大きくなるため、受信バッ ファ1のデータ量は減少し始める。との減少は、バッフ ァ残量監視回路4において即座に検出され、当該バッフ ァ残量監視回路4から発振器5に対して、3種類の周波 30 数の中で最も低い周波数 f 1 を発生するように指示が出 される。...

*【0033】ととで、との周波数 f 1 は、伝送路上で生 じた伝送速度の変動よりも十分大きな変動率で遅くなる ため、この読出クロックの変更によりバッファ残量は増 加に転じる。やがて、本来のデータ量に戻ると、バッフ ァ残量監視回路4は発振器5に対して通常の周波数fav に戻すように指示を出す。

【0034】とれに対して、伝送路の伝送速度が、一時 的に早くなった場合には、次のような動作が行われる。 すなわち、この場合には、受信バッファ1に対する書き 込みよみも読み出し速度の方が遅くなるので、受信バッ ファ1のデータ量は増加し始める。この増加は、バッフ ァ残量監視回路4において即座に検出され、当該バッフ ァ残量監視回路4から発振器5に対して、3種類の周波 数の中で最も高い周波数 f h を発生するように指示が出

【0035】ここで、この周波数fhは、伝送路上で生 じた伝送速度の変動よりも十分大きな変動率で早くなる ため、この読出クロックの変更によりバッファ残量は減 少に転じる。やがて、本来のデータ量に戻ると、バッフ ァ残量監視回路4は発振器5に対して通常の周波数 f av に戻すように指示を出す。

【0036】以上の動作は、受信バッファ5のデータ量 が増減するたびに繰り返される。その結果、発振器5に おいて発生される読出クロックの周波数は、マクロ的に は通常周波数favに一致する。

【0037】ただし、周波数の異なる3種類の周波数 f av、fh、flを切り替える限りにおいて、ミクロ的に は、当該読出クロックに次式で与えられる周期Tの変動 が存在する。

[0038] -. 【数1】

バッファの残量の検出周期 バッファの変動単位 クロック発生器(B)の変動量

ここで、受信バッファ1の変動単位とは、読出クロック の変動が受信バッファ1の検出量に与える影響量をい う。

【0039】勿論、この周期Tが、検出対象であるタイ ミング信号の抽出周期に対して無視し得ないレベルであ ると、高い精度のプログラムクロックを再生することは できないが、との実施形態における発振器5において発 生されるクロックの変化量(fav-fh、fav-fl) は伝送速度の変化量に対して十分大きく設定されてお り、また、バッファ残量の検出周期やバッファの変動単 位も十分小さく設定し得るととから、その周期的な変動 は、プログラムクロック再生回路3におけるタイミング 信号の抽出に何らの影響を与えない。

【0040】また、伝送速度が定常的である限り、発振

る時間が即座に変化するので、ローバスフィルタを用い る場合のように変化が現れるまでに長時間を要するなど の欠点もなく、再生開始時間に与える影響も少なく済ま せることが可能である。

【0041】以上のように、本実施形態によれば、受信 バッファ1のバッファ残量に基づいて、発振器5の発振 周波数を3段階で切り換え、受信バッファ1から伝送デ ータの読み出しに用いる読出クロックの平均速度が、速 度変動の影響を受けない理想性に近づくようにしたこと により、読出し後の伝送データから高い精度でプログラ ムクロックを再生できる簡易な構成のクロック再生装置 を実現できる。

【0042】(C)第3の実施形態

図5に、第3の実施形態に係るクロック再生回路の構成 器5が発生する周波数が通常の周波数以外の周波数とな 50 を示す。なお、図5には、図1との対応、同一部分に対

応、同一符号を付している。従って、読出クロック切換 回路2"の構成を除く他の構成は、第1の実施形態の場 合と同様である。

【0043】との実施形態に係る読出クロック切換回路 2"は、バッファ残量監視回路4と、固定周波数発振器 6と、第1及び第2の分周回路7及び8と、セレクタ9

【0044】ととで、バッファ残量監視回路4'は、所 定周期で受信バッファ1のバッファ残量を検出する回路 であり、検出結果に基づいて、セレクタ9の出力を2者 10 択一的に切り換え制御する手段である。

【0045】なお、このパッファ残量監視回路4、にお けるバッファ残量検出周期Tk は、伝送データに挿入さ れているプログラムクロック再生用のタイミング信号の 周期よりも十分短い周期に設定されている。

【0046】とのバッファ残量監視回路4'は、バッフ ァ残量が容量の中点より多い場合、セレクタ9を第1の 分周回路7に合わせて発振周波数 f.h を選択することに より読出クロックを速め、バッファ残量が容量の中点よ り少ない場合、セレクタ9を第2の分周回路8に合わせ 20 【0056】 て発振周波数flを選択することにより読出クロックを 遅くするよう制御を行う。

【0047】固定周波数発振器6は、伝送データの伝送 用に挿入されるクロック(例えば、TS(Transport St ream) クロック) に対して数倍の発振周波数 fs で発振 する発振器である。

【0048】第1の分周回路7は、固定周波数発振器6 の発振周波数 f s を分周し、発振周波数 f s よりも f b だけ高い発振周波数 f h (= f s + f h)を生成する分 周手段である。

【0049】第2の分周回路8は、固定周波数発振器6 の発振周波数fsを分周し、発振周波数fs よりもfb だけ低い発振周波数 f 1 (= f s. - f 1) を生成する分 周手段である。

【0050】セレクタ9は、前述のように第1及び第2 の分周回路7及び8から発振周波数fh 及びfl をそれ ぞれ入力し、バッファ残量監視回路4'の制御命令に基 づいて、いずれか一方を2者択一的に出力する手段であ

路によるクロック再生動作を説明する。ここでは、伝送 路から受信された伝送データが受信バッファ1に蓄積さ れた後の状態から説明する。

【0052】まず、伝送路の伝送速度が、本来の速度に 一定している場合について説明する。この場合、伝送速 度に対応する周波数は発振周波数 f s と一致しているの に対し、セレクタ9から与えられる読出クロック(fn 又はf1)は、当該発振周波数fsよりも周波数がfb だけ大きいか又は小さい関係にある。

容量中点を挟んで上下し、パッファ残量監視回路4'が 選択する発振周波数はfhとflとを交互に繰り返すこ とになる。この結果、受信バッファ1から読み出されプ ログラムクロック再生回路3に読み出される伝送データ には、大きさがfb で周期がTk のジッタが重畳してし まう。

【0054】しかしながら、このジッタの周期Tkは、 前述したように、本クロック再生回路が再生目的とする プログラムクロックを再生するためのタイミング信号の 挿入間隔Tp に対して十分短いため、間隔Tp から見た その影響はほとんど無視し得る範囲となる。すなわち、 バッファ残量に基づいて得られる読出クロックの周波数 の平均値 flavと、伝送データの理想的な伝送速度 f send とは、間隔Tp から見たとき一致するものと見なせる。 【0055】とれを、次式にて示す。まず、読出クロッ ク周波数の平均値 f avit、セレクタ9が第1の分周回路 7の発振周波数fhを選択した時間をTh (=Tp-T 1)、第2の分周回路8の発振周波数f1を選択した時 間をT1としたとき、次式で与えられる。

【数2】

$$fav = \frac{T_{\ell} \cdot f_{\ell} + T_{h} \cdot f_{h}}{T_{p}}$$

一方、伝送データの理想周波数 f sendには、次式の関係 が成り立つ。

[0057]

【数3】

30

$$T_{\ell} = \frac{f \text{ send} - f_{\ell}}{2 f_{\nu}} \cdot T_{\nu}$$

以上より、T.h = T.1.のとき、f send=.f.avが成立する ととが分かる。

【0058】ただし、実際のfsendには、このTh及び T1 をバッファ量監視周期Tk で正規化することにより 生じるずれ量Tk・fb が含まれてしまう。このずれ量 は、プログラムクロックを与えるタイミング信号の間隔 Tp から見ると、(Tk ·fb)/Tp で与えられる。 【0059】しかし、fbは、固定発振周波数fsと理 【0051】次に、以上の構成を有するクロック再生回 40 想周波数 f sendとのずれ量を十分吸収できる値であれば 良いため、さほど大きくとる必要はない。従って、監視 周期Tk がTp より十分短ければ、(Tk ·fb)/T p はほぼ0になる。

> 【0060】とのように、正規化によるずれ量を考慮し ても、2種類の発振周波数を切り換えることによって得 られる読出クロックの平均周波数 favは、送信時におけ る伝送データの伝送用に挿入されるクロック(例えば、 TS(Transport Stream)クロック)と誤差を無視し得 るほど十分近い値になる。

【0053】従って、受信パッファ1のパッファ残量は 50 【0061】従って、当該読出クロックで読み出された

伝送データから抽出されたタイミング信号に基づいて再 生されたプログラムクロックは、高い精度を維持すると とができる。

【0062】なお、伝送路上における伝送速度が一時的 に遅くなる場合や速くなる場合の動作も前述の場合とほ ぼ同様であり、受信バッファ1に入力される伝送データ 量が変動する分、一時的に、セレクタ9で選択される周 波数が一方の周波数 fh 又は f1 に偏ることがあっても タイミング信号の抽出周期からみれば平均し、同様の結 果が得られることになる。

【0063】以上のように、本実施形態によれば、受信 パッファ1のバッファ残量に基づいて、受信パッファ1 から読み出す読出クロックの速度を、発振器5の発振周 波数に基づいて3段階で切り換え制御し、当該読出クロ ックの平均速度を速度変動の影響のない理想特性に近づ けたことにより、読出し後の伝送データから高い精度で プログラムクロックを再生できる簡易な構成のクロック 再生装置を実現することができる。

【0064】以上のように、本実施形態によれば、受信 バッファ1のバッファ残量に基づいて、セレクタ9が出 20 力する発振周波数を2段階で切り換え、受信バッファ1 から伝送データの読み出しに用いる読出クロックの平均 速度が、速度変動の影響を受けない理想性に近づくよう にしたことにより、読出し後の伝送データから高い精度 でプログラムクロックを再生できる簡易な構成のクロッ ク再生回路を実現できる。

【0065】また、本実施形態に係るクロック再生回路 の場合には、単一の周波数を分周して2種類の発振周波 数を得る構成となっており、ディジタル化に適した回路 素子で実現できるため、クロック再生回路の一層の小型 30 ク図である。 化及びコストダウンを実現することができる。

【0066】(D)他の実施形態

なお、上述の各実施形態においては、伝送対象であるプ ログラムクロックと伝送速度との間に何らの関係がない 場合において、伝送データからプログラムクロックを再 生するのに用いるクロック再生回路の一般構成例を示し たが、例えば、ATM(非同期通信モード)網上でMP EG(Moving Picture Experts Group)データを伝送す るネットワークシステムの受信端末に適用することがで きる。

【0067】この場合の回路構成例を図6に示す。図6 において、TS-DMUXは、トランスポートストリー ム・デマルチプレクサである。TS‐DMUXは、バッ ファ残量に基づいて決定したTSクロックでTSストリ ームを読み出して、MPEGバイトストリーム (プログ ラムデータ)と映像用クロック(プログラムクロック)

とを再生する手段である。

【0068】ATM網上では、データの送信端末から受 信端末に到達するまでの時間に変動が現れるため、デー タ伝送速度が変化したように見えるが、このクロック再 生回路を受信端末に用いれば、ATM網上における速度 変動を吸収して髙精度での映像用クロックの再生を実現

10

【0069】また、上述の第2の実施形態においては、 3段階で発振周波数を切り換えることができる発振器5 を用いる場合について述べたが、これに限られるもので はなく、2段階で発振周波数を切り換え制御できるもの. や4段階以上で発振周波数を切り換え制御できるものに も適用し得る。

【0070】さらに、上述の第3の実施形態において は、2つの分周回路を用い、2種類の読出クロックを選 択できるようにしたが、これに限らず、3つ以上の分周 回路を用い、3種類以上の読出クロックを選択できるよ ろにしても良い。

[0071]

【発明の効果】上述のように、本発明によれば、伝送デ ータ記憶手段に記憶されているデータ量に基づいて読出 クロックの速度を切換制御し、伝送データ記憶手段から 読み出される伝送データの平均速度を、伝送路上におけ るジッタの存在によらず一定速度になるように制御した。 ことにより、PLL回路を用いない簡易な構成でありな がら、ジッタの影響を受けずにプログラムクロックを再 生するととができる。

【図面の簡単な説明】

【図1】クロック再生回路の基本回路構成を示すブロッ

【図2】タイミング信号の伝送方式の基本概念を示す図 である。

【図3】従来用いられているクロック再生回路の構成を 示すブロック図である。

【図4】複数の発振周波数を発生し得る発振器を用いる 場合の回路例を示すブロック図である。


【図5】分周回路を用いて複数の発振周波数を発生する 場合の回路例を示すブロック図である。

【図6】ATM網上で伝送されるMPEGデータからM 40 PEG用のクロックを再生するのに用いられるクロック 再生回路の一例を示すブロック図である。


【符号の説明】

1…受信バッファ、2、2′、2″…読出クロック切換 回路、3…プログラムクロック再生、4、4'…バッフ ァ残量監視回路、5…発振器、6…固定周波数発振器、 7、8…分周回路、9…セレクタ。







【図2】




[図3]



【図6】



【図4】



【図5】

